J-K flip flop dan D flip flop

 

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video

6. Analisa

7. Link Download

1. Jurnal 

2. Alat dan Bahan

2.1 LED

2.2 Switch SPDT

2.3 D flip flop (7474)

2.4 J-K flip flop(74112)

3. Rangkaian simulasi

gambar rangkaian J-K flip flop dan D flip flop

4. Prinsip Kerja Rangkaian

Input :

B0= R

B2= S

B2= J

B3= Clock J-K

B4= K

B5= D

B6= Clock D

 

Input pada clock D flip flop memiliki sifat active high dan inputnya akan berubah saat logika input 1. Kemudian, pada input Clock J-K flip flop memiliki sifat active low sehingga inputnya akan berubah saat logika input 0. Pada saat input S dan R sama-sama berlogika 0 maka flip flop akan mengalami mode terlarang yaitu menghasil kan output Q dan not Q sama-sama berlogika 0.

Ketika  input R berlogika 1, S berlogika 1, J berlogika 0, clock j-k berlogika 1, K berlogika 1, D berlogika 1, dan clock D berlogika 1. Output Q dan not Q J-K flip flop berlogika 0 dan 1 karena jika input J-K berlogika (0,1). Sedangkan Output D flip flop, Q dan not Q berlogika 1 dan 0 karena input D berlogika 1.

Pada kondisi semua input berlogika 1, D tidak dihubungkan, dan clock D tidak dihubungkan. Output Q dan not Q J-K flip flop berlogika 0 dan 1 karena jika input J-K berlogika (1,1) maka flip flop berada dalam mode toggle dimana output akan berbalik sehingga berlogika (0,1)

5. Video

6. Analisa

Jika B0=0 maka bagaimana kondisi output?.

Jawab :

pada saat B0 berlogika nol kondisi otuput pada not Q selalu berlogika 1, dan output pada Q bisa berlogika 1 dan bisa berlogika 0

7. Link Download

1. Video Simulasi

2. Rangkaian proteus

3. Materi HTML